Інтегральна схема (ІС)
Набір електронних компонентів на одному напівпровідниковому кристалі.
Інтегральна схема (ІС), також відома як чіп або мікрочіп, — це мініатюрна електронна схема, що складається з напівпровідникових пристроїв, таких як транзистори, резистори та конденсатори, виготовлених на єдиному пласкому шматку (або «чіпі») напівпровідникового матеріалу, зазвичай кремнію. Процес виготовлення є надзвичайно складним і включає методи фотолітографії, травлення, легування та осадження для створення складних візерунків провідних, ізолюючих та напівпровідникових шарів. Ці шари формують транзистори, діоди та інші компоненти, які потім з'єднуються для виконання специфічних електронних функцій. ІС варіюються від простих логічних вентилів до складних мікропроцесорів, що містять мільярди транзисторів. Вони є фундаментальними будівельними блоками сучасних електронних пристроїв, забезпечуючи мініатюризацію, підвищення продуктивності, зниження енергоспоживання та зменшення витрат на виробництво порівняно з дискретними компонентами. Архітектура ІС визначається її призначенням, причому різні типи, такі як мікропроцесори (ЦП), мікросхеми пам'яті (RAM, ROM) та інтегральні схеми спеціального призначення (ASIC), мають відмінні внутрішні структури. Компроміси в дизайні ІС включають балансування таких факторів, як швидкість, енергоспоживання, вартість, розмір і складність.
graph LR
Center["Інтегральна схема (ІС)"]:::main
Pre_logic["logic"]:::pre --> Center
click Pre_logic "/terms/logic"
Rel_antimatter_propulsion["antimatter-propulsion"]:::related -.-> Center
click Rel_antimatter_propulsion "/terms/antimatter-propulsion"
Rel_arpanet["arpanet"]:::related -.-> Center
click Rel_arpanet "/terms/arpanet"
Rel_artificial_consciousness["artificial-consciousness"]:::related -.-> Center
click Rel_artificial_consciousness "/terms/artificial-consciousness"
classDef main fill:#7c3aed,stroke:#8b5cf6,stroke-width:2px,color:white,font-weight:bold,rx:5,ry:5;
classDef pre fill:#0f172a,stroke:#3b82f6,color:#94a3b8,rx:5,ry:5;
classDef child fill:#0f172a,stroke:#10b981,color:#94a3b8,rx:5,ry:5;
classDef related fill:#0f172a,stroke:#8b5cf6,stroke-dasharray: 5 5,color:#94a3b8,rx:5,ry:5;
linkStyle default stroke:#4b5563,stroke-width:2px;
🧒 Простими словами
Це як крихітне місто, побудоване на маленькому шматочку кремнію, де мільйони або мільярди мікроскопічних робітників (транзисторів) живуть і працюють разом, щоб ваш телефон або комп'ютер робив дивовижні речі.
🤓 Expert Deep Dive
Проектування інтегральних схем (ІС) включає багатоетапний процес від логічного проектування та фізичного розміщення до виготовлення та тестування. Сучасні ІС використовують ієрархічні методології проектування, розбиваючи складну функціональність на менші, керовані блоки. Фізичне проектування перетворює логічний список з'єднань у геометричне розміщення, оптимізуючи час, потужність та площу. Виготовлення покладається на фотолітографію, де світло використовується для перенесення шаблонів схеми на кремнієві пластини через послідовні кроки маскування та травлення. Сучасні вузли (наприклад, менше 10 нм) використовують такі методи, як екстремальна ультрафіолетова (EUV) літографія та структури транзисторів FinFET або Gate-All-Around (GAA) для подолання квантових ефектів та підвищення продуктивності. Компроміси є критично важливими: вищі тактові частоти збільшують щільність потужності та проблеми з розсіюванням тепла; збільшення кількості транзисторів забезпечує більшу функціональність, але підвищує вартість виробництва та ймовірність дефектів. Вразливості можуть виникати через помилки проектування, виробничі дефекти або атаки по побічних каналах, спрямовані на енергоспоживання або електромагнітні випромінювання.