Formal Verification

La formal verification est une discipline au sein des formal methods qui vise à établir, avec une rigueur mathématique, qu'un système (software, hardware, ou leur combinaison) adhère à une formal specification. Les techniques principales incluent le model checking (exploration exhaustive de modèles finis pour vérifier les temporal properties), le theorem proving (raisonnement déductif pour établir des propriétés, y compris pour les systèmes à état infini ou paramétrés), et la static analysis (analyse du code sans exécution pour détecter des erreurs potentielles). La formal verification peut être appliquée à travers différents niveaux d'abstraction, des requirements à l'implémentation, et supporte des propriétés telles que la safety (rien de mal n'arrive) et la liveness (quelque chose de bien finit par arriver), ainsi que des security properties (confidentialité, intégrité, authenticité). Le workflow implique typiquement l'écriture d'une spécification précise, le développement d'un modèle abstrait du système, la formulation de propriétés vérifiables, la sélection des méthodes de verification appropriées, et l'interprétation des contre-exemples lorsque les propriétés échouent. Les cas d'utilisation réels couvrent les domaines safety-critical (par exemple, avionique, dispositifs médicaux) et les protocoles security-critical (par exemple, protocoles cryptographiques, verification de smart contracts). Les limitations incluent la nécessité de spécifications précises, l'explosion potentielle de l'espace d'états (state-space explosion), les défis de scalabilité, et le fait que les résultats de la verification dépendent de la fidélité du modèle au système réel. Bien que la formal verification standard mette l'accent sur la correctness et la safety, les propriétés de timing et de performance nécessitent des modèles spécialisés (par exemple, timed automata) ou des analyses séparées ; la runtime verification peut compléter la formal verification en surveillant les exécutions en temps réel.